



Association  
For Informatics



## حلقات إقفال الطور Phase-Locked Loops أو Phase-Lock Loops ترجم من موقع ويكيبيديا الموسوعة الحرة على الإنترنيت

# حلقات إقفال الطور Phase-Locked Loops

**مقدمة:** حلقة إقفال الطور (PLL) (Phase Lock Loop) هي عبارة عن نظام تحكم يقوم بتوليد إشارات لها علاقة محددة مع زاوية (طور) إشارة مرجعية. دارة PLL تستجيب إلى كل من تردد و طور إشارات الدخل بشكل تلقائي من خلال رفع أو تخفيض تردد مذبذب قابل للتحكم حتى تطابق الإشارة المرجعية بكل من التردد والطور. إن PLL مثل لنظام تحكم يستخدم النغذية الخلفية (المرجعية) (Feedback).

**التطبيقات:** حلقات إقفال الطور تستخدم بشكل واسع في الراديو، الاتصالات، الحواسيب وفي تطبيقات الكترونية أخرى. حيث تقوم بتوليد ترددات مستقرة، أو باسترداد إشارة من قناة اتصال مشوشه، أو توزع نبضات توقيت الساعة في الأنظمة الرقمية كالمعالجات الدقيقة (الصغرية). بما أن دارة متكاملة واحدة تستطيع أن تقدم بناء حلقة إقفال طور متكامل، فإن هذه التقنية تستخدم بشكل واسع في الأجهزة الالكترونية، بترددات خرج تبدأ من أجزاء من الموجة بالثانية و تنتهي بالعديد من الغيغات من الهرتز.

**تبسيط المشكلة (تماثلية):** نستطيع مقارنة عملية من حلقة إقفال طور ما بعملية تنغير (دوzan) غيتار أو عود. حيث نستخدم أداة التنغير لتقديم التردد المرجعي حتى نضبط تواتر الغيتار عليها، ثم نزيد أو ننقص تواتر الغيتار حتى تتوقف عن سماع النشار و التضارب. هذا يدل على أن أداة التنغير والغيتار يتذبذبان بنفس التردد. إذا تخيلنا أن الغيتار منغ على التردد المرجعي لأداة التنغير بالضبط، وأبقينا على ذلك، عندها نقول أن وتر الغيتار في حالة إقفال طور مع أداة التنغير.

**التركيب و الوظيفة:** قد تطبق دارات إقفال الطور كدارات تماثلية أو رقمية. وكل التطبيقات لهما التركيب الأساسي نفسه، حيث يحوي كل منها ثلاثة عناصر أساسية:

- كافش طور Phase Detector.
- مذبذب الكتروني متغير Electronic Oscillator.
- ومسار التغذية الراجعة (و غالباً ما يتضمن مقسم تردد).

## Digital Phase Lock Loops (DPLL):

## حلقات إقفال الطور الرقمية :


دارات إقفال الطور الرقمية DPLLs أو Digital Phase-Lock Loops تعمل بنفس الطريقة التي تعمل بها نظيراتها التماضية، لكن تطبيقها يتم باستخدام دارات رقمية فقط بدلاً من المذبذب قابل التحكم من خلال الفولتية (Voltage-controlled oscillator) أو VCO (Controlled Oscillator) تستخدم مجموعة مكونة من ساعة مرجعية محلية و عدد مقسم متغير يقع تحت سيطرة رقمية لتكافى المذبذب في دارة PLL التماضية. DPLLs أسهل من ناحية التصميم و التطبيق، وأقل حساسية للضجة الفولتية من مثيلاتها التماضية، لكنها نموذجياً تعاني من مشاكل في التعامل مع الترددات العالية والسبب في ذلك هو استخدام مذبذب رقمي. تستخدم DPLLs أحياناً لاسترداد ومعالجة البيانات (المعروضة للضجة).

## Analog Phase-Lock Loops:

## حلقات إقفال الطور التماضية:

### التصميم الأساسي:

إن PLL تقارن تردددي إشارتين مدخلتين وتنتج إشارة خطأ تتبع لفارق بين تردددي الدخل. بعدها، تمرر إشارة الخطأ من خلال مرشح إمرار ترددات منخفضة (Low-Pass) و تستخدم لتقويد مذبذب فولتي التحكم controlled oscillator- حيث يقوم هذا الأخير بتوليد تردد الخرج. يغذي تردد الخرج مقسم تردد و يعود إلى دخل النظام(الجملة) لينتاج حلقة تغذية مرجعية سالبة. إذا تراكم تردد الخرج، تزداد إشارات الخطأ، وتقويد المذبذب فولتي التحكم (VCO) في الاتجاه المعاكس مما يخفض الخطأ. وبالتالي سيقفل الخرج إلى التردد عند الدخل الآخر. هذا الدخل يدعى المرجع reference و غالباً ما يقدمه مذبذب كريستالي، حيث أن الأخير مستقر جداً من ناحية التردد.



تبني حلقات إقفال الطور بشكل عام باستخدام كاشف طور، مرشح إمرار ترددات منخفضة Low-Pass Filter ومذبذب فولتي التحكم Voltage Controlled Oscillator(VCO) حيث توضع عناصرها في تشکيلة حلقة تغذية رجعية سالبة مغلقة. قد يوجد مقسم تردد في مسار التغذية الرجعية و مسار التردد المرجعي، أو في أحدهما فقط و عمله أن يجعل تردد إشارة خرج PLL مضاعف(ويشمل قاسم) صحيح للتردد المرجعي.

طبعاً،المذبذب يولد إشارة خرج دورية. بافتراض أن التردد الأولي (الابتدائي) للمذبذب قريب من تردد الإشارة المرجعية، عندها إذا كان طور إشارة المذبذب يقع خلف طور الإشارة المرجعية، فسيقوم كاشف الطور بتغيير جهد التحكم بالمذبذب مما يسرع الذبذبة بنفس الطريقة، إذا كان طور إشارة المذبذب يقع أمامه لإشارة المرجع عندها يقوم كاشف الطور بتغيير جهد التحكم بالمذبذب لإبطاء الذبذبة. أما دور مرشح الترددات المنخفضة فهو تخفيف(صفل أو تنعيم) التغيرات غير المتوقعة في جهد التحكم. قد يكون من الواضح أن بعض الترشيح مطلوب للحصول على نظام مستقر.

لما كان من الممكن أن يكون تردد المذبذب بعيداً عن تردد المرجع، فكاشفات الطور العملية أيضاً قد تستجيب إلى اختلافات التردد هذه، بزيادة مجال القفل لإشارات الدخل المسموحة. اعتماداً على التطبيقات، فواحدٌ من بين خرج المذبذب قابل التحكم، أو إشارة التحكم بالمذبذب سيكون السبب بتقديم خرج نافع من نظام PLL.

## العناصر :Elements

### كاشف الطور (PD)

إن داخلي كاشف الطور Phase Detector أو PD هما المرجع(الإشارة المرجعية) و التغذية الخلفية(الرجعية) القادمة من المذبذب فولتي التحكم VCO. أما خرج الـ PD (كاشف الطور) فيتحكم بالـ VCO (المذبذب فولتي التحكم). هناك أنماط عديدة من كواشف الطور التماثلية و الرقمية:

#### التماثلية :

كاشف الطور التماثلي يأخذ شكل دامج تردد مثالي. هذه الأداة تنتج خرج عبارة عن حاصل دمج مقدار فولتي إشارةي الدخل الآتيبين. عملية المضاعفة هذه تنتج تردد فرق التردددين ومجموعهما، لكن عندما تستخدم(تلك الأداة) ككاشف طور، يُفلتر الخرج بمريخ إمرار ترددات منخفضة Low-Pass Filter لتخفيض التردد الناتج من مجموع ترددىي الدخل. ولكون التردد الباقى والمنخفض(نسبة) يعبر المرشح بسعة كافية، فإنه يتحكم بالـ VCO (لتقرير تردد من تردد المرجع، فتببدأ حلقة الإيقاف بعد فترة قصيرة جداً. هذه العملية تدعى Capture] أو باللغة العربية تدعى إمساك أو قبض [ لكن دعنا نسمها (عملية الكابتشن). الحد الأقصى لفرق بين التردددين (دخل المرجع و الـ VCO) والذي يمكن تحقيق القفل ضمنه يسمى capture range ولنسمه مجال الكابتشن.

نقول عن الحلقة أنها "مقلدة" عندما يكون تردد الـ VCO هو نفسه تردد المرجع، ويكون الاختلاف مجرد اختلاف بسيط في مقدار الطور.

عندما تقفل الحلقة، فرق ومجموع التردددين يبقىان موجودين، لكن المجموع يصبح بضعفي المرجع(المعروف عند دمج تردددين نحصل على تردد فرقهما و تردد مجموعهما)، أما الفرق، فيصبح بعد الترشيح مرکبة مستمرة DC تتناسب مع فرق الطورين (بالضبط مع تجب فرق الطورين). وهذا ما يضبط تردد الـ VCO.

سأقوم إن شاء الله بإصدار كتاب في هذا المجال في وقت لاحق  
ترقبوا باقي المقال